This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

PLL CONTROL METHOD AND PLL CIRCUIT

Patent number:

JP2002217721

Publication date:

2002-08-02

Inventor:

SAKAI SHIGETAKA

Applicant:

HITACHI KOKUSAI ELECTRIC INC

Classification:

- international:

H03L7/14

- european:

Application number:


JP20010006158 20010115

Priority number(s):

Abstract of JP2002217721

PROBLEM TO BE SOLVED: To provide a PLL (Phase Locked Loop) control method and a PLL circuit which can solve a problem of an unstable output of a voltage controlled oscillator when the frequency of an input signal is not within a variable range of the voltage controlled oscillator or when the input signal is absent and which can give a stable output even when the input signal includes sudden fluctuations.

SOLUTION: The PLL control method and PLL circuit can discriminate whether the frequency of the input signal resides within a variable range of a voltage controlled oscillator, and when the frequency of the input signal is within the variable range, supply a result of multiplication between the input signal and the output of the voltage controlled oscillator to the voltage controlled oscillator as its control voltage to conduct PLL operations, and when the frequency of the input signal is at the outside of the variable range, supply a fixed voltage to the voltage controlled oscillator as its control voltage to product PLL operations.



Data supplied from the esp@cenet database - Patent Abstracts of Japan

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出顧公閱番号 特開2002-217721 (P2002-217721A)

(43)公開日 平成14年8月2日(2002.8.2)

(51) Int.Cl. 7 H 0 3 L 7/14 識別記号

FI H03L 7/14 テーマコード(**参考**) A 5 J 1 0 6

審査請求 未請求 請求項の数2 OL (全 7 頁)

(21)出願番号

特顧2001-6158(P2001-6158)

(22)出版日

平成13年1月15日(2001.1.15)

(71)出願人 000001122

株式会社日立国際電気

東京都中野区東中野三丁目14番20号

(72)発明者 酒井 成貴

東京都中野区東中野三丁目14番20号 株式

会社日立国際電気内

(74)代理人 100093104

弁理士 船洋 暢宏 (外1名)

Fターム(参考) 5J106 AA04 CC02 CC21 CC41 DD08

EE01 EE06 EE18 GG01 HH03


KK15 KK18

(54) 【発明の名称】 PLL制御方法及びPLL回路

(57)【要約】

【課題】 従来の入力信号の周波数が電圧制御発振器の 可変範囲でない場合や、入力信号がない場合に、電圧制 御発振器の出力が安定しないという問題点を解決し、入 力信号に突発的な変動があっても安定した出力を得られ るPLL制御方法及びPLL回路を提供する。

【解決手段】 入力信号の周波数が電圧制御発振器の可変範囲内であるか否かを判定し、可変範囲内の場合には、入力信号と電圧制御発振器出力との乗算結果を制御電圧として電圧制御発振器に供給してPLL動作を行い、可変範囲外の場合には、固定電圧を制御電圧として電圧制御発振器に供給してPLL動作を行うPLL制御方法及びPLL回路である。



【特許請求の範囲】

【請求項1】 入力信号と電圧制御発振器の出力信号と の乗算結果をもとに前記電圧制御発振器の制御電圧を変 化させ、前記電圧制御発振器の出力周波数を変化させる PLL制御方法であって、

入力信号の周波数が前記電圧制御発振器の可変範囲内で あるか否かを判定し、可変範囲内の場合には、入力信号 と前記電圧制御発振器出力との乗算結果を制御電圧とし て前記電圧制御発振器に供給してPLL動作を行い、可 変範囲外の場合には、固定電圧を制御電圧として前記電 圧制御発振器に供給してPLL動作を行うことを特徴と するPLL制御方法。

【請求項2】 入力信号と電圧制御発振器の出力信号と を乗算する乗算器と、前記乗算器出力を制御電圧として 発振周波数が変化する電圧制御発振器とを有するPLL 回路であって、

前記電圧制御発振器に供給される制御電圧を前記乗算器 出力とするか、固定電圧とするかを、切り替え指示に従 って切り替えるスイッチと、

入力信号を取り込み、前記入力信号の周波数が前記電圧 制御発振器の可変範囲内であるか否かを判定し、可変範 囲内の場合には、前記スイッチを前記電圧制御発振器に 供給される制御電圧を前記乗算器出力とするよう切り替 え指示を出力し、可変範囲外の場合には、前記スイッチ を前記電圧制御発振器に供給される制御電圧が固定電圧 とするよう切り替え指示を出力する周波数判定回路とを 有することを特徴とするPLL回路。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、PLL (Phase Lo cked Loop) 回路における制御方法に係り、特に入力信 号に突発的な変動があっても、安定したクロックを出力 できるPLL制御方法及びPLL回路に関する。

[0002]

【従来の技術】従来のPLL回路について図4を使って 説明する。図4は、従来のPLL回路の構成を示すブロ ック図である。従来のPLL回路は、図4に示すよう に、電圧制御発振器 (図ではVoltage Controlled Oscil lator: VCO) 1と、乗算器2と、ローパスフィルタ (図ではLow Pass Filter:LPF) 3とから構成されて いた。電圧制御発振器1は、入力電圧(制御電圧)によ って発振周波数を可変にできる一般的な発振器である。 乗算器 2は、2つの入力信号を乗算して出力する一般的 な乗算器である。ローパスフィルタ3は、高周波成分を 除去して低周波成分だけを出力する一般的なローパスフ ィルタである。

【0003】従来のPLL回路の動作は、入力信号aと 電圧制御発振器 (VCO) 1 の出力信号 b とが乗算器 2 で乗算され、乗算結果cがローパスフィルタ(LPF) 3によって高周波成分が除去された信号 dが出力され、

信号dが電圧制御発振器VCO1の制御電圧となって、 電圧制御発振器1の出力周波数が制御される。

【0004】図4に示した従来のPLL回路において、 入力信号の周波数が電圧制御発振器1の可変範囲である 場合は、PLLループが収束していって電圧制御発振器 1の発掘周波数が入力信号の周波数に次第に近づき、図 5に示すように、入力信号aと電圧制御発振器1の出力 信号bの周波数(周期)が等しくなって、電圧制御発振 器1への入力電圧dは図5(d)のように一定な値とな る。一方、入力信号の周波数が電圧制御発振器1の可変 範囲でない場合は、PLLループが収束せずに発散し、 入力信号aと電圧制御発振器1の出力信号bの周波数 (周期)が等しくならず、電圧制御発振器1への入力電 圧dは図6(d)に示すように、一定の値とならず不安 定である。図5は、従来のPLL回路におけるPLL収 東時の動作を示す説明図であり、図6は、従来のPLL 回路におけるPLL未収束時の動作を示す説明図であ

【0005】尚、PLL制御方法及びPLL回路の従来 技術としては、平成10年7月21日公開の特開平10 -190449号「DPPLL回路」(出願人:東洋通 信機株式会社、発明者:大野隆徳)がある。この従来技 術は、VCOの制御電圧と発振周波数との関係をメモリ に記憶し、基準信号が途絶した際、そのとき出力してい るVCO制御電圧をホールドし、基準信号が再度供給さ れたときに、ホールドされた制御電圧によるVCO出力 周波数と基準信号との周波数差を検出し、周波数差とメ モリに記憶された情報とからVCOに与えるべき制御電 圧を決定するDPPLL回路であり、これにより、基準 信号の途絶により出力周波数が大きく変動した後、再度 基準信号が供給された場合に、変動した出力周波数から 速やかに規定された周波数範囲内に出力周波数を回復で

【0006】また、別のPLL制御方法及びPLL回路 の従来技術としては、平成11年10月8日公開の特開 平11-274922号「位相同期回路」(出願人:富 士通電装株式会社、発明者:金山啓介)がある。この従 来技術は、同期引込み時に入力信号周波数が中心周波数 に対して高いか低いか判定し、高い場合は下限周波数の 制御電圧を選択し、低い場合は、上限周波数の制御電圧 を選択して、ループフィルタを介した制御電圧に代えて 電圧制御発振器に入力する位相同期回路であり、電源投 入時や入力信号復旧時等の同期引込み開始時の入力信号 周波数と分周出力信号周波数との差を大きくすることに よって同期引込みを高速化できるものである。

[0007]

【発明が解決しようとする課題】しかしながら、上記従 来のPLL制御方法及びPLL回路では、入力信号の周 波数が電圧制御発振器1の可変範囲でない場合や、入力 信号が無い場合に、PLLループが発散してしまい、電 圧制御発振器 1 からの出力が安定しないという問題点が *****

【0008】本発明は上記実情に鑑みて為されたもので、入力信号の周波数が電圧制御発振器の可変範囲でない場合や、入力信号がない場合に、電圧制御発振器の出力が安定しないという問題点を解決し、入力信号に突発的な変動があっても安定した出力を得られるPLL制御方法及びPLL回路を提供することを目的とする。

[0009]

【課題を解決するための手段】上記従来例の問題点を解決するための本発明は、入力信号と電圧制御発振器の出力信号との乗算結果をもとに電圧制御発振器の制御電圧を変化させ、電圧制御発振器の出力周波数を変化させるPLL制御方法であって、入力信号の周波数が電圧制御発振器の可変範囲内であるか否かを判定し、可変範囲内の場合には、入力信号と電圧制御発振器出力との乗算結果を制御電圧として電圧制御発振器に供給してPLL動作を行い、可変範囲外の場合には、固定電圧を制御電圧として電圧制御発振器に供給してPLL動作を行うものなので、入力信号に突発的な変動があっても安定した出力を得ることができる。

【0010】上記従来例の問題点を解決するための本発明は、入力信号と電圧制御発振器の出力信号とを乗算する乗算器と、乗算器出力を制御電圧として発振周波数が変化する電圧制御発振器とを有するPLL回路であって、電圧制御発振器に供給される制御電圧を前記乗算器出力とするか、固定電圧とするかを、切り替え指示に従って切り替えるスイッチと、入力信号の周波数が前記電圧制御発振器の可変範囲内であるか否かを判定し、可変範囲内の場合には、スイッチを電圧制御発振器に供給される制御電圧を乗算器出力とするよう切り替え指示を出力とするよう切り替表指示を出力である。 にとするよう切り替え指示を出力である地面で変更に対します。スイッチを電圧制御発振器に供給される制御電圧を乗算器出力とするよう切り替え指示を出力する周波数判定回路とを有するものなので、入力信号に突発的な変動があっても安定した出力を得ることができる。

[0011]

【発明の実施の形態】本発明の実施の形態について図面を参照しながら説明する。尚、以下で説明する機能実現手段は、当該機能を実現できる手段であれば、どのような回路又は装置であっても構わず、また機能の一部又は全部をソフトウェアで実現することも可能である。更に、機能実現手段を複数の回路によって実現してもよく、複数の機能実現手段を単一の回路で実現してもよい。

【0012】本発明に係るPLL制御方法及びPLL回路は、入力信号の周波数が電圧制御発振器の可変範囲内であるか否かを判定し、可変範囲内の場合には、入力信号と電圧制御発振器出力との乗算結果を制御電圧として電圧制御発振器に供給してPLL動作を行い、可変範囲

外の場合には、固定電圧を制御電圧として電圧制御発振器に供給してPLL動作を行うものなので、入力信号に 突発的な変動があっても安定した出力を得ることができるものである。

【0013】まず、本発明に係るPLL回路の構成について図1を使って説明する。図1は、本発明に係るPL し回路の構成ブロック図である。尚、図4と同様の構成 をとる部分については同一の符号を付して説明する。本 発明のPLL回路(本回路)は、従来のPLL回路と同様の部分として、電圧制御発振器(図ではVCO)1 と、乗算器2と、ローパスフィルタ(図ではLPF)3 とから構成され、更に本発明の特徴部分として、スイッ チ4と、周波数判定回路10とが設けられている。

【0014】次に、本回路の各部について具体的に説明するが、電圧制御発振器1と、乗算器2と、ローバスフィルタ3は従来と全く同様であるので説明を省略し、本発明の特徴部分について説明する。スイッチ4は、電圧制御発振器1に供給する制御電圧を、ローバスフィルタ3出力(A)又は固定電圧(B)で切り替えるスイッチであり、後述する周波数判定回路10からの出力に従って切替が行われる。

【0015】周波数判定回路10は、入力信号の周波数が電圧制御発提器1の可変範囲内であるか否かを判定し、判定結果に従ってスイッチ4の切替信号gを出力するものである。具体的に周波数判定回路10は、入力信号の周波数が電圧制御発援器1の可変範囲内であるか否かを判定し、可変範囲内であると判定された場合は、スイッチ4をローバスフィルタ3出力側(A)に切り換える切替信号を出力し、可変範囲内でないと判定された場合は、スイッチ4を固定電圧側(B)に切り換える切替信号gを出力するようになっている。

【0016】ここで、本発明のPLL回路の周波数判定回路10内部構成について、図2を使って説明する。図2は、本発明のPLL回路の周波数判定回路10の構成例を示すブロック図である。本発明のPLL回路の周波数判定回路10は、分周器11と、周波数判算部14とから構成されている。分周器11は、入力信号を分周する一般的な分周器である。周波数判定用クロック発生器12は、入力クロックを列した信号の1周期の長さを求めるための、周波数カウント用のクロックを発生させるクロック発生器3

【0017】カウンタ13は、入力クロックを分周した信号の1周期の長さをカウントするカウンタである。具体的にカウンタ13は、周波数判定用クロック発生器12からのクロックに従ってカウンタをインクリメントし、分周器11からの信号の、例えば、立ち下がりでカウンタをクリアしながら、カウント値(カウント数)fを出力するようになっている。

【0018】周波数計算部14は、カウンタ13から出

力されるカウント数 f の最大値を、入力クロックを分周した信号の1周期の長さと捉え、入力信号の周波数が電圧制御発振器1の可変範囲内であるか否かを判定し、判定結果に従ってスイッチ4の切替信号 g を出力するものである。尚、この切替信号 g は、入力信号の周波数が電圧制御発振器1の可変範囲内である場合を正常状態とし、可変範囲外である又は入力信号が未入力である場合を異常状態と捉えると、入力信号の異常状態を検出して報知する入力信号アラームとしても利用できる。

【0019】周波数計算部14における周波数の判定方 法について、図3を用いて説明する。図3は、周波数計 算部14における周波数の判定方法を示す説明図であ る。周波数計算部14に入力される分周器11からの信 号eが図3 (a) のようなクロックであるとし、カウン タ13が分周器11からの信号の立ち下がりでクリアさ れるものとすると、時刻t0で分周器11からの信号eが 立ち下がり、カウンタ13がクリアされ、以降、周波数 判定用クロック発生器 1 2 からのクロックでカウントア ップされていく。そして、次の立ち下がりになる時刻t1 まで、カウンタ値はインクリメントされていくので、周 波数計算部14では、カウンタ13からのカウント値の 最大値が、電圧制御発振器1の可変範囲に対応する周波 数 ト限時のカウンタ値(Cmax)及び周波数下限時のカ ウンタ値(Cmin)の範囲内であれば、スイッチ4をロ ーパスフィルタ3からの出力を電圧制御発振器1に入力 するように設定する切替信号 gを出力する。また、カウ ンタ13からのカウント値の最大値が、電圧制御発振器 1の可変範囲に対応する周波数上限時のカウンタ値(C max)及び周波数下限時のカウンタ値(Cmin)の範囲 外であれば、スイッチ4を固定電圧を電圧制御発振器1 に入力するように設定する切替信号gを出力する。

【0020】次に、本実施の形態のPLL回路の動作に ついて、図1、図2、図3を用いて説明する。本発明の PLL回路では、入力信号aと電圧制御発振器(VC O) 1の出力信号bとが乗算器2で乗算され、乗算結果 cがローパスフィルタ(LPF)3によって高周波成分 が除去された信号dが出力される。一方、入力信号d は、周波数判定回路10に取り込まれ、入力信号の周波 数が電圧制御発振器1の可変範囲内であるか否かが判定 されて、可変範囲内であると判定された場合は、スイッ チ4をローパスフィルタ3出力側(A)に切り換える切 替信号gが出力され、スイッチ4がローパスフィルタ3 出力側(A)になって、ローパスフィルタ3からの出力 信号 dが、制御電圧 d'として電圧制御発振器 1 に供給 される。また、入力信号の周波数が電圧制御発振器1の 可変範囲外であると判定された場合は、スイッチ4を固 定電圧側(B)に切り換える切替信号gが出力され、ス イッチ4が固定電圧側(B)になって、固定電圧が制御 電圧 d'として電圧制御発振器1に供給されるようにな 【0021】本発明の実施の形態のPLL制御方法によれば、入力信号の周波数が電圧制御発振器の可変範囲内であるか否かを判定し、可変範囲内の場合には、従来適りに入力信号と電圧制御発振器出力との乗算結果を制御電圧として電圧制御発振器に供給してPLL動作を行い、可変範囲外の場合には、固定電圧を制御電圧として電圧制御発振器に供給してPLL動作を行うので、入力クロック信号が異常となったり、又は、突発的に尽力となっても、PLLループの発散を防いで出力周波数を一定に保ち、安定したPLL動作を行うことができ、安定したクロック出力を維持できる効果がある。

【0022】また、本発明の実施の形態のPLL回路によれば、周波数判定回路10で入力信号の周波数が電圧制御発振器の可変範囲内であるか否かを判定し、可変範囲内の場合には、従来通りに入力信号と電圧制御発振器出力との乗算結果を制御電圧として電圧制御発振器に供給するようにスイッチ4を切り替え、可変範囲外の場合には、固定電圧を制御電圧として電圧制御発振器に供給するようにスイッチ4を切り替えてPLL動作を行うので、入力クロック信号が募常となったり、又は、交発的に未入力となっても、PLLループの発散を防いで出力周波数を一定に保ち、安定したPLL動作を行うことができ、安定したクロック出力を維持できる効果がある。【0023】

【発明の効果】本発明によれば、入力倡号の周波数が電圧制御発振器の可変範囲内であるか否かを判定し、可変範囲内の場合には、入力倡号と電圧制御発振器出力との乗算結果を制御電圧として電圧制御発振器に供給してPLL動作を行い、可変範囲外の場合には、固定電圧を制御電圧として電圧制御発振器に供給してPLL動作を行う足し制御方法としているものなので、入力信号に突発的な変動があっても安定した出力を得ることができる効果がある。

【0024】本発明によれば、電圧制御発振器に供給される制御電圧を乗算器出力とするか、固定電圧とするかを、切り替え指示に従って切り替えるスイッチを設け、入力信号を取り込み、入力信号の周波数が電圧制御発振器の可変範囲内であるか否かを判定し、可変範囲内の場合には、スイッチを電圧制御発振器に供給される制御電圧を乗算器出力とするよう切り替え指示を出力し、可変範囲外の場合には、スイッチを電圧制御発振器に供給される制御電圧が固定電圧とするよう切り替え指示を出力する周波数判定回路とを有するPLL回路としているので、入力信号に突発的な変動があっても安定した出力を得ることができる効果がある。

【図面の簡単な説明】

【図1】本発明に係るPLL回路の構成ブロック図であ

【図2】本発明のPLL回路の周波数判定回路の構成例を示すブロック図である。

(5) 002-217721 (P2002-21JL8

【図3】周波数計算部における周波数の判定方法を示す 説明図である。

【図4】従来のPLL回路の構成を示すブロック図であ る.

【図5】従来のPLL回路におけるPLL収束時の動作 を示す説明図である。

【図6】従来のPLL回路におけるPLL未収束時の動


作を示す説明図である。

【符号の説明】

1…電圧制御発振器、 2…乗算器、 3…ローパスフ ィルタ、 4…スイッチ、 10…周波数判定回路、 11…分周器、 12…周波数判定用クロック発生器、


13…カウンタ、 14…周波数計算部

【図1】





(周1)


【図2】



[数2]







!(7) 002-217721 (P2002-21JL8

【図6】

